產(chǎn)品中心 應(yīng)用方案 技術(shù)文摘質(zhì)量保證產(chǎn)品選型 下載中心業(yè)內(nèi)動(dòng)態(tài) 選型幫助 品牌介紹 產(chǎn)品一覽 聯(lián)系我們
- 基于ARM和Linux的字符采集與識(shí)別系統(tǒng)
- 來(lái)源：維庫(kù)開發(fā)網(wǎng) 發(fā)表于 2010/12/24
摘要：提出了一種針對(duì)嵌入式系統(tǒng)的字符識(shí)別方法。介紹了一種基于ARM9處理器和嵌入式L inux 的字符圖像采集與識(shí)別系統(tǒng)。該系統(tǒng)采用嵌入式L inux操作系統(tǒng), 圖像預(yù)處理和字符識(shí)別的軟件開發(fā)可以脫離硬件。通過(guò)開發(fā)不同的識(shí)別軟件, 系統(tǒng)可應(yīng)用于名片識(shí)別、二維條碼識(shí)別、紙幣序列號(hào)識(shí)別等多種字符識(shí)別的場(chǎng)合, 提高了通用性。
傳統(tǒng)紙質(zhì)讀物的數(shù)字化以及諸如條碼識(shí)別等字符識(shí)別系統(tǒng)都離不開圖像的讀入與識(shí)別, 然而目前廣泛使用的字符識(shí)別設(shè)備將這兩部分獨(dú)立開, 即由圖像讀入設(shè)備(如掃描儀)和安裝于計(jì)算機(jī)上的識(shí)別軟件構(gòu)成, 但這樣的設(shè)備構(gòu)成離不開安裝識(shí)別軟件的計(jì)算機(jī), 造成成本上升和使用不便。隨著電子產(chǎn)品的普及, 具有攝像功能的電子產(chǎn)品及其上的識(shí)別軟件也可以構(gòu)成一個(gè)字符識(shí)別系統(tǒng), 但是這種識(shí)別系統(tǒng)的識(shí)別速度受到攝像頭調(diào)焦的限制, 難以廣泛應(yīng)用。文中提出的便攜式字符采集和識(shí)別系統(tǒng), 其硬件平臺(tái)是基于接觸式圖像傳感器( C IS) 與ARM9處理器S3C2410,軟件平臺(tái)是基于嵌入式L inux 系統(tǒng), 可以克服以上兩種設(shè)備的缺點(diǎn), 同時(shí)滿足方便性和快速性的要求。另一方面, 由于設(shè)備基于L inux 操作系統(tǒng), 使得識(shí)別軟件的開發(fā)和擴(kuò)展可以脫離硬件, 大大提高識(shí)別系統(tǒng)的通用性。
1.圖像采集模塊
字符識(shí)別系統(tǒng)主要由圖像采集模塊和圖像處理模塊組成, 其中圖像采集模塊是整個(gè)系統(tǒng)的硬件核心,圖像采集的質(zhì)量直接影響系統(tǒng)的整體性能。線陣C IS每次掃描得到一行像素值, 配合運(yùn)動(dòng)平臺(tái)的縱向運(yùn)動(dòng)可以完成一幅二維圖像的掃描。為保證圖像采集的質(zhì)量, 必須精確控制運(yùn)動(dòng)平臺(tái)與C IS 之間的工作匹配, 本系統(tǒng)以CPLD 作為圖像采集模塊的控制核心,CIS傳感器、步進(jìn)電機(jī)、ADC 以及高速緩存FIFO 在CPLD的控制協(xié)調(diào)下完成一幅圖像的采集、模數(shù)轉(zhuǎn)換和數(shù)據(jù)緩存。系統(tǒng)總體結(jié)構(gòu)框圖如圖1所示。
圖1系統(tǒng)結(jié)構(gòu)框圖。
1.1硬件平臺(tái)
( 1)ARM 處理器。
采用三星公司的ARM9系列S3C2410A 作為處理器, 工作頻率可達(dá)203MH z, 片上資源豐富, 可以滿足實(shí)時(shí)性要求, 為圖像處理提供運(yùn)行平臺(tái)并配合CPLD 完成圖像采集模塊的邏輯和讀寫控制。
( 2)圖像傳感器及運(yùn)動(dòng)平臺(tái)。
接觸式圖像傳感器( C IS) 具有體積小、重量輕、功耗低、結(jié)構(gòu)緊湊、連接方便以及無(wú)阱深等優(yōu)點(diǎn), 在掃描儀等領(lǐng)域被廣泛應(yīng)用。本系統(tǒng)采用SV643C10型C IS, 其物理分辨率600 dpi( 236 do t /mm ) , 有效掃描寬度292mm, 共688個(gè)傳感器像素單元, 其像素輸出頻率為5MH z。
運(yùn)動(dòng)平臺(tái)由步進(jìn)電機(jī)和光電傳感器等組成, 光電傳感器實(shí)現(xiàn)對(duì)進(jìn)紙的檢測(cè), 啟動(dòng)掃描。步進(jìn)電機(jī)控制掃描件換行, 配合C IS完成圖像的采集。
( 3)信號(hào)調(diào)理電路。
信號(hào)調(diào)理電路完成對(duì)C IS 輸出模擬信號(hào)的差分、放大等, 實(shí)現(xiàn)降噪和電壓匹配的作用。
( 4)高速A /D轉(zhuǎn)換器。
由于C IS的像素輸出頻率高于處理器內(nèi)部的A /D轉(zhuǎn)換器, 所以本系統(tǒng)采用高速的外部ADC 器件TLC5540, 其最大采樣率40 MB s- 1, 擁有8 位分辨率。
( 5)數(shù)據(jù)緩存。
為了實(shí)現(xiàn)ADC 和ARM 的速度匹配, 提高系統(tǒng)工作效率, 在ADC 與ARM 處理器之間加一個(gè)F IFO 存儲(chǔ)器作為高速數(shù)據(jù)緩存, 選用Averlog ic公司的1 MB8 bit的AL4V8M 440。
( 6) CPLD模塊。
實(shí)現(xiàn)圖像采集模塊的邏輯控制。為C IS傳感器提供的時(shí)鐘信號(hào)CP 和行轉(zhuǎn)移信號(hào)SP。為ADC 提供采集時(shí)鐘, 為FIFO 提供讀寫控制和寫時(shí)鐘等。
( 7)存儲(chǔ)器。
本系統(tǒng)采用三星公司的64 MB NAND Flash 存儲(chǔ)器K 9F1208作為程序和數(shù)據(jù)的存儲(chǔ)單元, 采用兩片16位的HY57V561620CT- H (總?cè)萘?4MB ) SDRAM作為系統(tǒng)內(nèi)存, 同時(shí)作為DMA 方式讀取緩存數(shù)據(jù)的目的存儲(chǔ)器。其中Flash存儲(chǔ)器存儲(chǔ)空間分配情況如圖2所示。
圖2NAND Flash地址分配。
轉(zhuǎn)載請(qǐng)注明來(lái)源：賽斯維傳感器網(wǎng)（yyjsjy.net）
- 如果本文收錄的圖片文字侵犯了您的權(quán)益，請(qǐng)及時(shí)與我們聯(lián)系，我們將在24內(nèi)核實(shí)刪除，謝謝！
